

Экспериментальное исследование ресурса схем энергонезависимой памяти

В.Н.Панкратьев, А.М.Астапкович, А.А.Востриков
ASK Lab

(Государственный Университет Аэрокосмического Приборостроения,
Санкт-Петербург)

Введение

Современные приборы учета потребления энергоресурсов, воды, а также кассовые аппараты, электронные спидометры должны обеспечивать сохранность учетной информации на протяжении всего срока службы. Для подобного рода применений характерное значение срока службы составляет 10-15 лет.

Для сохранения такого рода информации общепринятым является использование электрически перепрограммируемой энергонезависимой памяти, в которой и храниться с необходимым резервированием, как эта информация, так и вспомогательная информация, используемая при сбойных или нештатных ситуациях. С учетом того, что для ряда применений скважность записи приращений учетной величины достаточно велика, а также из экономических соображений представляется целесообразным использование схем электрически перепрограммируемой памяти с максимально возможным числом циклов перезаписи.

Рекордсменом по этому параметру являются схемы памяти, предлагаемые фирмой Microchip, типа 93LC66, для которых паспортное число циклов перезаписи составляет 10 миллионов. В паспортных данных фирменной документации указано, что декларируемое количество гарантированных циклов стирания/записи действительно только для нормальных условий эксплуатации (температура окружающей среды, способ чтения, содержимое информации и т.п.). В других же случаях количество циклов может варьироваться в большую или меньшую сторону в зависимости от изменения этих условий.

В данной работе приводятся данные экспериментального исследования, памяти 93LC66, проведенного в дизайн-центре лаборатории ASK Lab Государственного университета аэрокосмического приборостроения.

1. Надёжность микросхем памяти

Реальная зависимость количества сбоев и отказов ячеек памяти тестируемых образцов EEPROM от числа циклов стирания / записи должна рассматриваться с учетом всех характеристик как внешней для тестируемого объекта среды, так и параметров работы с испытываемыми чипами (под параметрами здесь подразумевается, например, используемые режимы записи, записываемые данные и т.д.).

В разрабатываемом комплексе параметры внешней среды фиксируются на некоторых уровнях и считаются неизменными в процессе всего тестирования.

В процессе разработки чаще всего невозможно предсказать состав записываемых данных, при этом расчеты, данными для которых являются показатели надежности EEPROM, должны давать некоторый запас от предельных показателей. Таким образом, при анализе отказоустойчивости в зависимости от параметров работы с EEPROM для разработчика наиболее важным параметром является верхняя граница количества отказов за определенное количество циклов, реже приходится обращаться к конкретным цифрам.

Согласно рекомендациям специалистов фирмы Microchip наиболее «жестким» для EEPROM режимом работы является *побайтная запись нулей*[1]. При этом переход на другой режим резко меняет показатели отказоустойчивости (см. табл. 1, рис. 1, рис. 2).

Табл.1_ Зависимость отказоустойчивости EEPROM от способа записи.

Способ доступа (операция записи)	Количество циклов до отказа, млн *
Побайтный	1.0
Постраничный	4.6
Блочный	13.2

* - данные для EEPROM 24XXXX.




Рис.1_ Влияние способа записи на отказоустойчивость EEPROM (Microchip Inc.).

При выборе алгоритма тестирования необходимо также учитывать, что помимо непосредственно сбоя или отказа отдельной ячейки памяти, возможно изменения содержимого одних ячеек при изменении состояния ее «соседей» на кристалле. Для чипа памяти такое изменение также, очевидно, соответствует сбою.




Рис. 2. Влияние вида маски записываемых данных на отказоустойчивость EEPROM (Microchip Inc.).

Температура окружающей среды и напряжение питания микросхемы тоже оказывают значительное влияние на количество циклов стирания/записи. Табл.2. и Табл.3., соответственно, описывают количественное влияние этих факторов.

Табл. 2. Влияние температуры на количество циклов стирания/записи.

Температура, °С	Количество, млн.
-40	37,1
0	16,7
25	10,0
40	7,4
55	5,4
70	4,0
85	2,9
100	2,2
125	1,3

Табл3. Влияние напряжения питания на количество циклов стирания/записи

Напряжение, В	Количество, млн.
5,5	1,0
5,0	1,2
4,5	1,4
4,0	1,7
3,5	2,0
3,0	2,4
2,5	2,8
2,0	3,3

Для проведения работы была выбрана EEPROM типа 93LC66. EEPROM 93LC66 – это электрически стираемое постоянное запоминающее устройство, с последовательным 3-проводным интерфейсом, выполненное по КМОП технологии. Некоторые технические характеристики этого прибора приведены ниже:

- Напряжение питания: 2 - 6 В.
- Ток потребления: в рабочем режиме – 1мА, в режиме «standby» - 5мкА (при напряжении питания 3В).
- Организация системы памяти: 512 x 8 бит или 256 x 16 бит.
- Автоматическое стирание при записи новой информации.
- Температурный диапазон: 0°С ÷ +70°С для коммерческого варианта и –40°С ÷ +85°С для промышленного варианта.

2. Выбор метода тестирования

Данная работа ставила своей задачей экспериментальную проверку одного из типов памяти в часто встречающихся условиях эксплуатации.

Учитывая описанные в предыдущей части факторы, влияющие на максимальное количество циклов стирания/записи, было решено, что тестирование необходимо производить при нормальных условиях окружающей среды (20°С), напряжении питания, равном 5,0В и стремиться реализовать жесткие режимы работы с чипом (побайтовая запись нулей).

Соответственно, к алгоритму тестирования предъявлялись следующие требования:

- ✓ обнаружение и описание сбоев ячеек (значение бита до время записи и после чтения);
- ✓ обнаружение изменения состояния ячеек памяти при перезаписи соседних ячеек с нуля на единицу (контроль только заданного диапазона ячеек);
- ✓ обнаружение изменения состояния ячеек памяти при перезаписи соседних ячеек с единицы на нуль(контроль только заданного диапазона ячеек);
- ✓ максимально жесткий режим тестирования.

Согласно этим требованиям был использован алгоритм, основанный на алгоритме «Бегущая 1(0)»[2], который причисляется к классу квадратичных потому, что длина его пропорциональна квадрату количества ячеек.

Алгоритм тестирования описывается следующей последовательностью шагов:

- 1) *Формирование фона 0.* Все ячейки памяти переводятся в нулевое состояние: $A[i] := 0, i = 0..N-1$

- 2) *Установка бита в I.* Ячейка $A [i]$ ($i = 0..N-1$) устанавливается в значение, противоположное значению фона.
- 3) *Контроль фона и тестируемого бита.* Проверка всех тестируемых ячеек из заданного диапазона на правильность записи фона и бита тестирования.
- 4) *Инкремент i.* Увеличение счетчика текущего бита на единицу.
- 5) *Переход к шагу I.*

3. Описание программно-аппаратного комплекса для тестирования

Для проведения экспериментов был разработан универсальный стенд, представляющий собой программно-аппаратный комплекс, на котором и была выполнена настоящая работа. Возможности комплекса:

- ✓ Автономное тестирование памяти;
- ✓ Возможность начала, остановки и возобновления тестирования с точки остановки;
- ✓ Индикация режимов работы аппаратной части, появления ошибки;
- ✓ Полное управление процессом тестирования с персональной ЭВМ;
- ✓ Анализ сбоя при тестировании памяти и запись полученных данных в протокол тестирования;
- ✓ Отображение процесса тестирования на экране компьютера;
- ✓ Достоверность полученных от аппаратной части данных обеспечивается автоконтролем интерфейса;

Комплекс предназначен для проведения тестирования EEPROM-памяти и выявления количества циклов стирания/записи до момента возникновения неисправностей с фиксацией их типа и местоположения в памяти.

Комплекс для тестирования памяти состоит из двух частей – программной и аппаратной. Аппаратная часть представляет собой модуль, включающий тестируемую память, тестирующий процессор, сигнализаторы режима работы устройства и переходной шнур для организации интерфейса с персональным компьютером через параллельный порт. Программная часть – это программа, исполняемая на персональном компьютере и осуществляющая информационный обмен с аппаратной частью комплекса.

Аппаратная часть комплекса предназначена для:

- реализации интерфейса с памятью;
- тестирования памяти по заданному алгоритму;
- индикации режима работы;
- передачи результатов тестирования программной части комплекса.

Программная часть предназначена для выполнения на ПК и осуществляет:

- интерфейс с аппаратной частью комплекса;
- получение и накопление результатов работы;
- отображение на экране результатов теста по требованию пользователя;
- документирование результатов теста в файле

4. Результаты тестирования.

В результате тестирования были получены результаты, представленные в Табл. 4.

Таблица 4. Таблица результатов тестирования.

Номер ячейки	Тип алгоритма	Число циклов до первой ошибки	Температура, $\pm 3^{\circ}\text{C}$	Тип ошибки
511	Бегущая 1	6439637	30	1->0
450	Бегущий 0	>10млн.	30	
480	Бегущая 1	>10млн.	30	
500	Бегущая 1	8382048	30	1->0
1	Бегущая 1	>10млн.	30	
163	Бегущая 1	>10млн.	30	
364	Бегущая 1	10932588	20	1->0
35	Бегущая 1	12886732	20	1->0
280	Бегущая 1	9791956	20	1->0
345	Бегущая 1	13783214	20	0->1
491	Бегущая 1	9915727	20	0->1
507	Бегущая 1	6465565	20	1->0
428	Бегущая 1	10360747	20	1->0
220	Бегущая 1	14580092	20	1->0
385	Бегущая 1	12155959	20	1->0
394	Бегущая 1	12925565	20	1->0
486	Бегущая 1	11364172	20	1->0
66	Бегущая 1	11413462	20	1->0

Для того, чтобы достигнуть 10 млн. циклов стирания/записи для одной ячейки необходимо примерно 11 часов непрерывного тестирования. Вследствие столь продолжительного времени, необходимого для тестирования, в некоторых ячейках, из представленных в Табл.4., так и не произошло сбоя при записи, даже когда число циклов превысило 10 миллионов. Поэтому в графе «Число циклов» указано значение «>10млн.». Для остальных ячеек в этой графе указано количество циклов стирания/записи до появления первого сбоя. В графе «Тип ошибки» показано, какое значение бита записывалось, и какое было считано при контроле.

В ходе тестирования были выявлены следующие типы сбоев.

После записи единицы в ячейку, считывается ноль. Этот тип сбоя являлся преобладающим.

Были обнаружены сбои типа перемежающего отказа. При этом сбой длится некоторое время, после которого ячейка может нормально функционировать до следующего сбоя;

Анализ результатов из таблицы дает следующие результаты.

Пять ячеек из восемнадцати тестируемых (28%) отказали, не достигнув 10 млн. циклов. Минимальное количество циклов составило 6'439'637 при 30°C и 6'465'565 при 20°C.

Если допустить гипотезу о нормальном распределении и принять оценки параметров распределения в качестве их истинных значений, то вероятность того, что память откажет на количестве циклов, меньшем 6'465'565 при $t = 20^{\circ}\text{C}$ и $U = 5\text{В}$ равна $\sim 1,1\%$. Стандартная ошибка равна 623620 циклов.

4. Обсуждение полученных результатов и практические рекомендации

Данная работа была инициирована Крутиковым С.А., который поставил эту задачу, столкнувшись с проблемами сохранности информации в системах разграничения доступа. И в этом смысле приведенные результаты не являются неожиданными и более того, они более оптимистичны.

Так как, фактически была исследована всего лишь одна схема памяти, то к полученным результатам, следует подходить с известной осторожностью и трактовать их как предварительные. В соответствии с полученными данными, фактический ресурс

исследованного типа EEPROM составляет половину от паспортных данных, что требует учета в реальных разработках.

Знание этого факта позволяет предложить следующие рекомендации для инженеров-разработчиков встроенных систем управления по обеспечению заданных показателей надежности сохранения информации.

а) Кэширование данных.

Этот подход ориентирован на снижение общего числа циклов перезаписи либо во всю память, либо в конкретную ячейку.

Данные для записи в память временно накапливать в буфере RAM микропроцессора, а после его заполнения записывать размещенные в EEPROM, используя щадящие режимы записи, например блочный или пословный, в зависимости от наличия данных режимов в конкретном типе EEPROM. При этом способе, конечно, в сбойных режимах может произойти утеря части учетной информации, прямо пропорциональной величине буфера.

б) Циклическая запись данных.

Суть решения состоит в выделении нескольких ячеек памяти вместо одной под единицу информации (Рис.2). Тем самым достигается уменьшение числа циклов перезаписи в конкретную ячейку в количество раз, равное количеству ячеек, использованных для хранения одной и той же информации. Требуется более сложный алгоритм работы с памятью, один из которых может быть реализован следующим способом.




Рис.2. Циклическая запись.

Для каждой резервируемой ячейки выделен указатель Pointer на текущую используемую ячейку. При записи нового значения он инкрементируется, и запись нового значения происходит в следующую ячейку. При достижении конца резервной области Pointer принимает значение нижней границы, и всё повторяется сначала. Доступ к записанным данным производится косвенно через указатель Pointer.

в) Мажоритарное резервирование микросхем.

В этом случае не удлиняется срок службы микросхемы памяти, а только выполняется контроль записи данных. Вместо одной микросхемы памяти устанавливается три, и все операции с данными производятся над всеми тремя микросхемами единым образом, только при чтении данных используется значение, полученной с помощью мажоритарного голосования.

г) Мажоритарное резервирование ячеек.

Этот вариант аналогичен предыдущему, только используется одна микросхема, и резервные ячейки располагаются в разных участках памяти, с учётом ее организации для устранения влияния сбоя одной ячейки на данные в другой.

Заключение

Полученные экспериментальные данные ставят проблему обеспечения входного контроля электронных компонент как на этапе разработки при выборе конкретных схемотехнических и программных решений, так и при серийном изготовлении.

Второе утверждение связано с тем обстоятельством, что предельное число циклов перезаписи **по определению** является расчетной величиной и может варьироваться от партии к партии.

С этой точки зрения требуется разработка методик ускоренных ресурсных испытаний конкретной партии комплектующих для организации входного контроля комплектующих, а также выборочного контроля готовых изделий.

Литература .

1. Application Notes (Microchip Inc.) #601, #602, #562, #537.
2. Полупроводниковые БИС запоминающих устройств
Справочник под ред. Гордонова и Дьякова.